為因應日益複雜的晶片設計及競爭激烈的科技市場，以電路設計智財授權為主軸的矽智財(IP)產業逐漸興起，因此業界發展趨勢走向標準化設計。不過，這意味 著設計難以顧全不同裝置及功能的需求，間接使得漏電及功耗問題成為一大挑戰，而在當前講究電力效能的時代下，這也成為矽智財產業面臨的難題。

根據Semiconductor Engineering報導指出，在奈米晶片不斷微縮的情況下，運作溫度及漏電問題漸次浮上檯面。這個問題雖然在導入16/14奈米鰭式場效電晶體 (FinFET)製程後有所緩解，但同時卻也使得業界部分人士開始質疑過去10年間的發展方向與決策是否有誤，進而引發對未來走勢不同的臆測與猜想。

現階段採用FinFET製程的設計僅佔少數，但絕大部分都是用於智慧型裝置或消費型電子產品，對於業界趨勢具有相當決定性的影響效果。16/14奈米 FinFET製程與20奈米平面電晶體結構製程之間，最顯著的差異在於漏電問題獲得明顯改善，而2015年業界相繼轉型至FinFET製程，即為此一現狀 的最佳例證。

不過，漏電問題並非就此消失，業界至今也仍在探索應如何在FinFET的製程架構下將設計最佳化。Sonics技術長Drew Wingard認為，電晶體的速度與功耗就像魚與熊掌般難以兼得。相較於過去，FinFET製程雖可提供設計人員更有效的掌握能力，但並未根除問題的存 在。

Calypto行銷副總裁則相信，隨著漏電情形的改善，設計人員將能更專注發揮創意，從而改進整體架構與動態功率的消耗問題。過去在風險、成本與上市時程種種考量因素下，常常犧牲了架構設計上的選擇，但那其實對於動態功率的表現有直接的影響。

eSilicon產品策略經理指出，眼下許多業者為平衡高昂的設計成本，傾向推出能滿足不同市場區隔的多功能產品，造成額外的電力耗損，甚或導致晶片發 熱。這個問題可能的解決方法是將特殊功能改由加速器執行，以便在不使用時關閉這些功能，而這也是眼下十分盛行的處理模式。

許多人認為上述這種架構策略的轉變與FinFET製程的興起，無疑會為矽智財產業帶來巨大衝擊，但也有部分人士不敢苟同，認為歸根究柢而言漏電問題仍未獲 得解決。矽智財公司Adapt IP也抱持樂觀態度，相信當前的轉變其實暗藏商機，期望透過發展高階合成技術(HLS)另闢蹊徑。

一項好的設計必須注意到各種細節，且後續的導入與執行也同等重要，而若採用高階合成技術，開發人員便能更廣泛地探索其他細部架構。報導認為，有鑑於目前轉變的影響有限，因此矽智財產業短期內應不會受到太大波及，但未來仍會有更大的挑戰需要面對。